IRドロップを考える

あまり直接的に触れたことが無いと思いまして、改めてIRドロップについてまとめたいと思います。

・IRドロップは算数です
IRドロップ（電圧降下）は、レギュレーター等からの出力電圧に対して、FPGA等の届けた先の入力電圧が小さくなることを言います。
なぜ電圧が小さくなる（降下する）か？
電流経路の直流抵抗成分によるものです。→交流抵抗成分ではありません。交流の場合はインプットインピーダンスと言ってまた別の話です。
基本的に銅箔の直流抵抗成分は小さいですが、とはいえ経路が細く長い、またはベタ面にビアのクリアランス抜きが多数あると影響します。
FPGAを実装する基板は多層基板になり、内層銅箔厚が18μになる場合も注意が必要です。銅箔厚35μよりも許容電流は半分です。1mm=1Aは成立しません。

それよりも影響するのがヒューズ、ノイズフィルター、ジャンパー抵抗などの部品です。たとえばノイズフィルターのデータシートで直流抵抗成分を確認すると次のように分かります。

max35mΩということなので、2A流せばIRドロップは35mΩ x 2A = 70mVとなります。たかが70mV、されど70mV。
出力電圧が1.0Vの場合、70mVの電圧降下→7%の電圧降下です。
また、1005や1608のチップ部品は端子に電流集中するため、銅箔でも電圧降下し易いと言えます。

・IRドロップの何が難しいか？
先に述べたようにただの算数なのですが、IRドロップの大きさによっては基板が動作不安定になります。
一応、各部品には出力電圧～入力電圧の許容範囲が定められています。製品動作時に電流値は一定でない＝電圧変動があるのは当たり前で、電圧変動はは5%に収めれば問題は発生しないと思います。
それが、IRドロップが10%を超えると何らか問題が生じていると考えられます。ただしそれは計算処理の負荷が大きい時など不定期に起こる問題で、しばらく使って発覚することが多いですね。

次にそのIRドロップの程度確認です。まず電圧を実測することから始めると思いますが、どこにプローブを当てるでしょうか？
たいてい出力側ではありませんかね？
チェック端子はデバッグのし易さからレギュレーターの出力端にあることが多いですし、配置配線スペース的にも広いところにチェック端子があると思います。
しかしIRドロップはそこでは起きていません。入力側で測定しないと意味が無いですし、発生原因は経路を確認しないと分かりません。
実測の、シミュレーションの、と言う前に、落ち着いて直流抵抗の視点で経路やシリーズ部品を見直してみると良いです。これか！と気付くのではないかと思います。

IRドロップが動作不安定の原因だと特定できたとして、その対策が大変です。ノイズフィルターをジャンパー抵抗に替えるぐらいで済めば良いですが、経路の細く長いことが原因とすると大幅改版になります。
仕組みは直流で単純計算可能なものですので、回路設計＆基板設計で注意すれば防ぐことができます。ぜひ設計段階での作り込みをどうぞ！