[LTspice]雷サージ試験対策回路について
こんにちは。
お仕事の都合などで電気回路の設計などをしているため、空いた時間にいろいろ回路について考えることが多いです。
今回は雷サージ試験の対策回路をLTspiceを使って考えていたのでその内容を個人的なメモとして書いておきます。
雷サージ試験は電源ラインや通信ラインに低インピーダンス、低周波数の高エネルギーノイズが印可された場合でも機器が故障せず、一時的な性能低下があったとしても自動復帰することを確認するものです。
電源ライン間への印可レベルが0.5kVの場合、電流は200A以上になることもあり設計には注意が必要です。
出力インピーダンスは2Ωとされていますが、シミュレーションで近い波形を出そうとすると若干インピーダンス低めのパラメータになるかもしれません。
基本的な対策方法は以下になります。
コンデンサによりピーク電圧を下げる
TVSダイオードやSPD等によりピーク電圧を下げる
eFuseやロードスイッチで電流を遮断する
コンデンサでピーク電圧を下げるのはシンプルで確実に効果が期待できます。一方でかなり大きな静電容量を実装しないと電圧変化は緩和されません。
カップリングコンデンサが18uFと大きいため、相応に大きなコンデンサで受け止める必要があります。単純にコンデンサ容量で電圧が分圧されるざっくりした計算だと、ピーク電圧を100Vにする場合は約70uFが必要になるでしょう。
LTspiceでシミュレーションするとピーク電圧が100Vになる静電容量は約30uFになります(初期電圧0V)。また100uFを配置した場合のピーク電圧は33Vとなり、この程度の電圧上昇は普通にありえる想定で部品の耐圧を考える必要があります。
試験機側についている7Ωの効果が大きく、単純にコンデンサで分圧する想定よりピーク電圧は低くなります。コンデンサで電圧変化を緩やかにしてTVSダイオードでピーク電圧を抑えるのが効果的です。
TVSダイオードを実装する場合はどの程度の許容損失が必要か計算する必要があります。ROHMの1500WのTVSダイオードを使った場合の損失がどの程度かシミュレーションしてみました。
電源電圧24Vに対してTVSダイオードのスタンドオフ電圧は24VでギリギリNGなのですがモデルが入手しやすいので使用しています。また、ダイナミック抵抗0.2Ωを追加しています。
右下の損失の波形を見ると30us間にピークで7.1kWの損失が発生することが分かります。
ROHMのRSDT30RSMの許容損失のグラフを外挿して30us間だと約8kW程度まで耐えらえることが分かるので、今回の電圧レベル(500V)だとギリギリ使えるかも？という印象の結果となりました。一方でvoutのピーク電圧は56Vであり、そのまま使用するにはやや不安です。ダイナミック抵抗0.2Ωだと雷サージ対策としては不十分なこともあります。
実際の製品開発には負荷側の影響や、シミュレーションの精度、コストなどを考慮してパラメータを調整する必要があります。
次はさらなるピーク電圧抑制のためeFuseやその他フィルタの効果も調べてみようと思います。