[LTspice]インパルスノイズ試験対策回路を考えてみる②
こんにちは。
お仕事の都合などで電気回路の設計などをしているため、空いた時間にいろいろ回路について考えることが多いです。
最近は電源回路に対する過電圧対策回路をLTspiceを使って考えていたのでその結果を個人的なメモとして書いておきます。
回路の概要
・接地端子がない電源入力部を模擬しています。
供給電圧はDC24Vです。
・対策回路の前にLPFを配置しています。対策回路の応答速度はそれほど早くないため、10MHz以上のノイズを抑制する必要があります。
・L1の右からD3までの範囲が対策回路となります。
インパルスノイズ試験
・試験電圧がクランプされて30Vになっているものとします。voltageから0.1Ωを挟んで直結し、結合容量は事実上無制限です。
・出力インピーダンスはR1の0.1Ωです。
・負荷は0.1A程度になるような抵抗と、22nFを配置しています。
・立上り時間1ns。パルス幅1000ns。立下り時間10nsです。
背景、目的
・サージ対策で配置するTVSダイオードやバリスタは効果的ですが電流ノイズに対してクランプ電圧を想定するのは容易ではありません。短絡時電流に対応するクランプ電圧がICの絶対最大定格を超えないようにするのは、電源回路の場合現実的でない場合もあり、不十分な対策回路でお祈りするか、過剰な対策回路を盛り込みがちです。電圧の上限を抑えられるフィルタやクランプ回路があれば、効果的で規模が適正な実装が可能になります。
・近年では極めて小さい動作時抵抗を持つフラットクランプ型のTVSダイオードがありますが、電圧一定=電流変化は高い周波数まで高レベルを意味しているため基板の低インダクタンス設計が特に重要となり使い方は難しくなります。
・電圧変化に緩いフィードバックをかけて電圧上限を見極めできるようにすることと、電流ノイズに位相遅れを発生させて電圧ピークを下げる回路が汎用的な対策回路には必要と考えました。
・上記の試験条件において対策回路のシミュレーションを行い、電圧の上限が約27Vになることを確認しました。
対策回路の説明
コンデンサをMOSFETで充電して負荷を変動させる電圧クランプ回路です。
ツェナーダイオードで電圧の上昇を検知し、MOSFETのゲート端子を直接駆動します。MOSFETはコンデンサのローサイドに接続され、電圧上昇につれてコンデンサを充電して電圧上昇を抑制します。電圧上昇につれて充電電流が上昇するためコンデンサが充電されるまでは一定以上の電圧より電圧が上がらなくなります。
MOSFETのゲート電圧が若干遅れて下がるため、電圧のアンダーシュートに対してスナバ回路のような動作で振動を抑制します。アンダーシュートをさらに抑制するためダイオード、コンデンサでスナバ回路を配置しています。この構成で単発的なパルスノイズに対して大きな効果を発揮します。
メリット
MOSFETでコンデンサを充電するため、MOSFET単体で直接電源負荷を変動させるより短時間の損失は小さくなります。また、許容損失がコンデンサ容量と電圧で規定できるため、MOSFETを過剰に大きくする必要がありません。
コンデンサは要求される電圧上昇分ではなく電源電圧フルレンジで使えるため、単純にコンデンサを配置するより小さな静電容量でノイズ対策が可能になります。
過電圧印可時以外はコンデンサにはあまり電流が流れないため、起動時の突入電流を心配する必要がありません。
デメリット
コンデンサ容量が不十分な場合、途端に電圧クランプ効果がなくなるため想定外のノイズには効果が小さくなります。
充電したコンデンサを抵抗で放電するため、バースト的なノイズには効果が発揮できません。
応答速度は試験条件に対してやや遅いので、LPFの配置がほぼ必須になります。達成する目的に対してコストや実装面積は大きいかもしれません。
ここまでの対策回路でインパルスノイズ試験に特化した対策回路を例示しました。ノイズレベルが小さい場合は、コストや実装面積を考慮しつつ部品を減らすことも可能でしょう。