見出し画像

回路系トップ国際会議の、日本の大学からの採択件数を増やすには、どんな戦略・戦術をとると良さそうかについて諸々考えてみる。

IpceAkitovski

はじめに

X（旧Twitter）上や各種メディア記事で度々に目につく、集積回路設計系のトップ国際会議（ISSCCやVLSI Symposium、以降IS/VL）について、「年々、日本の発表件数が減っているよ、なんでなん？」という指摘を目にする。確かにその通りで、自分もいち委員として耳が痛いところ。
日々、Solicitationに勤しんではいるが、年々プレーヤー（大学研究室や企業R&D）が減少傾向にある昨今、もう精神論的な呼びかけみたいなところも出てきて「いや、それは違うよな」と感じているところなので、ここはひとつ、「どうやったら日本からのIS/VLの件数を増やせるか？」について（珍しく）真面目に考えてみたいと思い、この度、noteアカウントを作成してみた次第である。

尚、執筆時点で、筆者Ipceは現役のいちIS論文委員なので、査読システムに関することは一切言及しない。また、自分が国内外で見聞きした範囲での考えをまとめるものとし、一般化を狙ったものではない（もしかしたら自分だけの事例かもしれない？）。
他、あくまで集積回路設計分野をターゲットとし、大学の学科構成や文化によって事情が違うであろうことも十分理解しているので、その点は多少のバッファを持って読み進めるなどご理解いただきたい。

想定読者

回路系トップ会議（IS/VL）目指したいと思っているPIや学生の方々。すでに常連な方々（については、Xを通じて意見などをリプなりDMなりでいただければありがたい）。

目的と背景

まず、本記事の目的を「大学からのIS/VL件数を増やすためのいち案を提示する」こととする（キリッ
※ IS/VL採択の要・不要論はここでの議論しない

事の発端（？）は、ここ数年のISにおける中国発表件数の爆増と、日本の緩やかな減少傾向であり、これについてはISからの公式プレス発表でも言われていること。

そして、「ライジングな極東（FE）諸国では、大学からの発表が多いのに、なぜ日本の大学からは少ないのか」というご指摘も。確かに、日本は過去に20, 30件とまだ件数多かった時代でも、企業からの発表がマジョリティだったので、大学からの発表が他国に比べて少ないのは、何か構造的な問題があるかもしれない、と考えるのはまぁ普通のこと。また、「設計系への予算が足りないからだ！」という意見もたまに見かけるが本当にそうなのか、と。

ということで、以降では、それらについて掘り下げてみて、どんな施策がありうるかについて、いち回路設計者として記してみたい。尚、割とドラスティックな事を言い放つと思うがご容赦を。

いきなり結論

予算措置よりも先に、IS/VLの採択本数をKPIにして、PI（教員）の昇進やテニュア獲得、個人評価（賞与？）などに対する、何かしらの明確なインセンティブとせよ（それでも足りない🦆）、というのがipceなりの結論。
そうでないと、費用対効果が釣り合わない。というより、　IS/VLがしっかり評価される文化形成が大切だと思っている。

もう一度言うと、とにかくまずは「ISを目指すぜ！」という強い動機付けが先。

逆に言うと、予算があればISを目指すようになるか、というとまぁそうはならない（なれない）。そもそも、目指そうとしているから研究費獲得という手段を講じるのであって、予算がないから目指せません、というのはまた違う。もちろん予算はチップ試作費や人件費を捻出するために重要。でも、公募は探せば結構あるし、根本的な問題点はそこじゃない。　

つまり、「皆さん、ISを目指していますか？目指したいですか？」というそもそも論からスタートせんといかんかと。

では、なぜ冒頭のような結論に至ったのかを下記に、、

「まぁ、、、でも国際会議でしょ？」と言われる

まず、根本的につらいのはコレ。
というのも、アカデミアはどうしてもジャーナル至上主義な傾向があるのか、いくらISを通しても「はぁ、、で、ジャーナルは何本？IFは？」と詰められる（経験談）、それはいくら学科が同じ電気電子系と言えど、材料から情報系まで多岐に渡っていてるので、分野が違えば見方も違うわけで、仕方ないかもね、、とこっちもアピールすることを諦めがちに。そして、学科内では、完全にポジション取りには不利だったりするとかしないとか。

そして、企画・設計・検証・試作・評価に１、２年以上は費やす（そのうちチップ製造は2〜４ヶ月）うえに、ISはprepublicationがかなり厳しいので、一部分のアイディアを切り出して、成果を小出しにして本数を稼ぐということは基本できない。
なのに、たとえ通しても「いち国際会議のプロシでしょ」扱いで、上記や見出しのような評価だと、まぁ、まず修士テーマにするのは厳しいし、PIも学生への総合的な教育効果や、手持ちプロジェクトの進捗管理、業績リストの充実など考えると、アウトプットとしてISを目指すモチベーションが上がらないのはよく分かる。

つまり、IS/VLなどの回路トップ会議はアカデミア的には「コスパ・タイパ」が悪い。なのに、中国や韓国のアカデミアは、攻めまくって通しまくってるのでゴイスー！という事実はしっかり受け止めて研究しなければならない。

こーいった感じだと、いくらモチベーション高い学生が「ISを目指したい！」といっても、PIが「まぁでもジャーナルが目安X本ないと学位審査がね、、」となり、やはり優先順位は下がる（経験談）。
なので、もし件数を増やしたければ、「ISを目指すこと」が回路系PIに関する明確なトップ目標・評価になるようKPIが設定されるべきで、かつ、たとえジャーナルでなく国際学会であっても同等以上に評価されるべき組織文化を作ることが最も重要と言えるでしょう、と考えている。そして、これは予算を積んで解決できる類のものではない。

ちなみに、FEの知り合いPI達に聞いてみるとISを通すことは「期待されている」と言ってた。なので、やはり明確なKPIになっているだろうな、と理解した方がよいかもしれない。そして、学科内に回路系PIが何人も在籍しているようなところは、そりゃーそういった文化が形成されますわな（と、羨ましい次第）。

余談：学科内の文化を再定義するのが難しいのであれば、新しい設計系の学科を作るしかない！となるわけだが、、（て、あれ？どっかが、、ry）

「IS通してたからいい感じに就職できた！」説（要検証）

一方で難しいのは、学生にどうモチベーションを持ってもらうか。というか、学生はISを通すことの何にモチベーションを感じるか。

「自己満足のため〜」だけではなく、これだけコスパが悪いのにたった１本の国際学会に数年を費やすということは、もっと具体的に本人を利する何かがあるはず。まぁ、自分が学生の時は「エンジニアとして最高峰に到達してみたかった」という（今では考えられないくらいの）ピュアさが原動力だったが、いまの時代（というか昔から？）そんな精神論的なものはほぼ無いと理解してる。

１つ、自分の見聞きした範囲だと、「学生のうちにIS通しておけば、その後の就活やキャリア形成が有利に働く」、「（特に海外企業への）就活で有利（一目置かれやすい）」など、明らかに自分の市場価値が上がることを狙ったムーブがあって、確かに、それを信じてガツガツISを目指している学生にはたくさん出会ったことがある。

要は「ワンチャン、ビックウェーイに乗ってやるぜ！」的な。

ただ、これよく聞くけど、具体的にそれによって有利にポジションをゲットした、という目に見えたケースはあまり聞いたことが無いような、、、なので「確かに学生ISは有利に働いたぜ、ウェイ！」みたいのがあれば是非Xで教えて欲しいところ。ちなみに、中堅の転職活動ではかなりプラスに働くという印象（グイグイ来る）で、ipceもここ数年の自らによる発表でかなりコンタクトは増えたし、大学院希望学生のアプローチも来るようになった（が、ipceの所属機関は学位は与えられないので、丁重にお断りするしかないのが悲しいところw）。

ただ、この特典（？）を学生に伝えるのはなかなか難しい。

熱心にこの「学生IS特典」のことを学生に説くPIの絵を想像すると、ちょっと胡散臭く感じられちゃいそうな、、と感じなくも無い訳で。
この学生への動機付けは、みんなどうやってるんだろか？と思って海外知り合いPI達にちょいちょい聞いてみるが、なんとなくそういった雰囲気が学生の中でできているらしいく、あまり参考にならない。逆に学生はどんなルートでこの「学生IS特典」のことを知り得るのだろうか。
また、そういった雰囲気ができてる研究室は、学生がガツガツIS投稿のネタをボスPIに提案してくるらしく、逆にPIがなだめることもあるとか無いとか、、、

そして、本当に「学生IS特典」があったとして、それを理解した学生はきっとD進してISに邁進するのでしょう

以上、まだ少し生煮え感は残るが、学生はどうしたらトップ会議投稿にモチベートされるかについてはより一層の深掘りが必要だな、と書きながら感じるところ。

戦術案（尚、異論は認める！）

さて、仮にこれまでの戦略（策略）がうまく行ったとする。つまり、PIも学科内で他教員からの理解を得れてて、かつ、D進して「学生IS特典」を得て外資現地採用を有利に進めてポジションゲットするんだい！なガツガツ系学生がいたとして、さて、具体的にどうやってISを目指していきましょう？
一応、研究費はPIが確保してて、チップ試作はちゃんとできる、そして、修士課程（M）の2年、博士課程（D）の3年という時間的な目安がある、というのを前提とする。

そして、自分が考えるいち戦術案（スケジュール感）はコレ↓

修士課程（M）のうちは徹底的なサーベイ、調査研究・追設計、ベンチマーク、博士論文（D論）でまとめるためのテーマ・目標設定（企画）に注力。並びに、徹底的な回路設計スキルの習得。新規性の追求不要！

昔からちょいちょい主張していることだが、DでISを目指すことを考えたら、Mの間に新規性を無理に追わず、上記くらいドラスティックかつ徹底的にテーマ設定とスキル習得に時間を費やすと良いと思っている。
例えば、他のD進しないM学生のテーマを手伝うことで設計スキルの幅を広げてもよろし。とにかくDでの本チャン設計に備えて色々なIPを設計できるようにしておく。M1などは授業で忙しいだろうし、中途半端に新規性を追うより、Mのうちに基礎的な設計力を磨きまくる。設計の理論を丹念に追えるのも、このくらいの時期だけかもしれない訳で。
一方で、同時並行で、とにかく論文を網羅的に読みまくって、研究として攻めるべきターゲット（性能や機能）を見定めることが、個人の企画力育成になるでしょう。
つまり、日本の大学は修士論文・発表が必修単位なので、上記のような形だと、もちろん修論は調査研究やDテーマをまとめた企画書みたいなものになる。が、それを学科がヨシとするかどうかがひとつ大きな難関かもしれない。

博士課程（D）の間に目指すべきところ（性能や機能等）を、M2~D1くらいまでに確定する。あとはインプリ（設計・試作）・評価するだけ。

目指すべきターゲットが定ったら、具体的なアプローチやアーキを考えて、D1で設計・試作、D2で投稿・発表、D3でジャーナルや博論執筆・defence、という流れでどうでしょう？ちなみに余談だが、この新規アプローチやアーキを考えるところが一番おもろいんすよな。もちろん、この辺のスケジュール感の尺は個人差やテーマ次第ではあるのでいろいろだが、とにかくしっかりと企画に時間を割くこと、がポイント。

自分がUCLAにいた時、あっちのボスや学生と「正しいテーマや目標設定ができればあとはインプリするだけなので、もう博士課程の仕事は50~80%終わってるわな」て会話したことがあったけど、これは真理よね、とずっと思ってる。ある程度のスキルが身についてしまえば、回路設計やインプリよりも、最初のテーマ・目標設定（企画）の方がずっと難しいぃぃてことが分かってくる。

ちなみに、こちらの学生（Ph.D. student）は、自らが設定したテーマや目標に対して学位審査委員に事前に審査されて、その企画の妥当性が承認されて初めてPh.D. candidateになれるんすよね。逆に、いつまで経ってもテーマが承認されずに、D進を諦める子もおる（一方、日本の場合は、Mからのテーマをなし崩し的にDで続けるパターンが大半かと）。そりゃ、彼ら彼女らがPh.D.とった直後にいきなりテニュアトラック助教で、PIとしてガンガン研究費獲得なりPh.D.学生の指導なりができる訳ですわな、と感心したのを覚えてる。

さいごに

以上、若干学生へのアウトリーチ案に煮え切らなさはあるが、ipceの考える「大学からのIS/VL件数を増やすためのいち案」をざっくり提示した。きっと研究成果というのは分野によって違ってて、それぞれの分野で「これがワイらの分野での世界トップのバロメーターやで（キリッ」的なものがあって、それらを提示し合ってて相互理解できらんと、ipceが提案する文化づくりも頓挫するでしょう。M~Dのスケジュール感やテーマ設定の考え方も、対象とするテーマによって違うでしょう。ただ、ひとつ言えるのは、こういった文化形成の話はもう予算云々とは違うんですよな。
もちろん、先述の通り予算だってとっても重要な要素なので、「半導体回路設計に関する研究予算」についてはまたいつかまとめてみたい。

なので、「異分野の研究者やエンジニア同士で🍺飲みに行きましょう〜」というのが一番言いたいことなのかもしれないッス。

あと、ISSCC2025に向けた投稿締め切りは、9/4 3pm EDT。投稿検討中の方は、もろもろ様式が変わっているのでご注意を（下記ご参考）。

また、記事の中で書いたように、チップ設計は年単位のスパンなので、おそらく世界中のIS目指すぜ！な人たちは、今この時期にISSCC2026向けのチップの設計をやっているはずで、年末~翌4月くらいにTOして、8~9月まで評価、投稿というスケジュール感で動いているかと。そういった視点で考えると、またベンチマークの考え方も変わってくる🦆でしょう。

ということで、思ったより長編になってしまったが、誰かの何かの役に立てば幸いでございます。乾杯🍺

いいなと思ったら応援しよう！