IpceAkitovski

アナログ回路設計者。特にMEMSセンサ向けASIC設計のR&D。SNSはX(旧twitter)で活動中。 https://staff.aist.go.jp/ippei.akita/

IpceAkitovski

アナログ回路設計者。特にMEMSセンサ向けASIC設計のR&D。SNSはX(旧twitter)で活動中。 https://staff.aist.go.jp/ippei.akita/

最近の記事

回路系トップ国際会議の、日本の大学からの採択件数を増やすには、どんな戦略・戦術をとると良さそうかについて諸々考えてみる。

はじめにX(旧Twitter)上や各種メディア記事で度々に目につく、集積回路設計系のトップ国際会議(ISSCCやVLSI Symposium、以降IS/VL)について、「年々、日本の発表件数が減っているよ、なんでなん?」という指摘を目にする。確かにその通りで、自分もいち委員として耳が痛いところ。 日々、Solicitationに勤しんではいるが、年々プレーヤー(大学研究室や企業R&D)が減少傾向にある昨今、もう精神論的な呼びかけみたいなところも出てきて「いや、それは違うよな」

    • 回路系トップ国際会議の、日本の大学からの採択件数を増やすには、どんな戦略・戦術をとると良さそうかについて諸々考えてみる。