次世代半導体露光装置でキヤノンは復権できるか?
はじめに
前回のノートで最先端半導体を製造するのを支えているEUV露光装置はオランダASML社の独占市場であることを書いた。Intelは2023年末に世界初の次世代のEUV露光であるHigh NA EUV露光装置を導入して2nmプロセスノード以降の製造でTSMCからシェア奪還しファウンドリ世界第2位を狙っている。
この分野において日本の半導体露光装置メーカーのニコンやキヤノンは遅れをとってきたが、特にキヤノンはArF光やEUV光を使った先端露光装置の開発から撤退したが、キヤノンが中心となりDIP、キオクシア(旧東芝メモリ)、SKハイニックスが共同で革新的なナノインプリントリソグラフィ（NIL）方式を開発し復権を狙っている。
今回はNIL方式にフォーカスしキヤノンがこの分野で復権できるか探ってみたい。
ナノインプリントリソグラフィ（NIL）とは
従来のリソグラフィーは、半導体ウエハの表面に感光性の樹脂（レジスト）を塗布し、マスク(回路をシリコンに転写するための原板)越しにArFやEUVなどの強力な光を照射することで、マスクのパターンをウエハ上に転写する。この方法では、ウエハとマスクは物理的な接触はない。
一方、NILでは、同様にウエハ表面にレジストを塗布するが、「ハンコ」のようにウエハに物理的なマスク型を押し付けることでウエハ上にパターンを転写する方法である。
NIL方式のメリット
環境負荷低減
従来の強力な光を使用する方式は光を作り出すために多大な電力を必要とし、それはプロセスノードが進化するにつれ多くなっている。
一方、NIL方式はこの強力な光を必要としていないため、半導体製造における露光工程の消費電力を従来手法の約1/10に抑制でき、この方式が普及するとCO2削減になりカーボンニュートラルにつながる。
また、ArF液浸方式など従来の方法では大量の水や薬液を必要とするがNIL方式ではそれらを大幅に低減でき環境負荷を低減できる。
これらの技術が認められて2022年に国立研究開発法人 国立環境研究所／日刊工業新聞社主催、環境省後援の「第49回 環境賞」で「優良賞」を受賞した。
半導体製造コスト低減
NIL方式は、複雑な光学装置が不要で構造が比較的単純なため、製造コストを大幅に削減できる見込みで、装置価格は非公開だが、キヤノンの御手洗会長CEOはBloombergのインタビューで「EUVに比べて全然安い。1桁違う」と述べている。EUV露光装置は約400億円、Intelが導入したHigh NA EUV露光装置は約550億円とされており、NIL方式はその1/10の価格となれば半導体製造コスト低減に大きく寄与する。また、電力や水の消費も低減されるため、ArFやEUVに比べて半導体製造コストが下がることが期待されている。
微細化
キオクシアが2017年から導入しているNIL方式製造装置は、最小線幅14nmで5nmプロセスノード相当で、さらに、DNP社のマスク改善により10nm/2nmプロセスノード相当も可能だとする。NIL方式は、従来の2次元平面上でのパターン形成に対し、3次元回路パターンの形成が可能で、データ処理速度の向上や消費電力の削減に寄与し、これにより、高性能コンピューティングやエネルギー効率の高い電子機器の開発が促進され、半導体業界の新たな標準となる可能性を持っている。
NIL方式の課題
重ね合わせ精度
マスクとレジスト/ウエハが非接触である従来方式と比べNIL方式はマスクとレジスト/ウエハを重ね合わせて製造するため温度変化などによって歪みを生じズレを生じることがある。
精度はEUV方式が1.5nmに対して、NIL方式は4nmとなっている。
異物混入
ハンコのようにマスクをレジストの上に押しあてることで、パターンを形成するNIL方式はマスクとレジスト間にウイルスのような異物が混入するだけで不良品になる。
これらの課題解決に対してキヤノンは実用化に向けてすでに取り組んでいる。
詳しくはキヤノンのページを参照してほしい。
NIL方式の今後は
CPU、GPUなどロジック半導体とDRAM、NANDのメモリ半導体では回路のイメージが異なり、ロジック半導体は演算を行う論理回路がメインで、どこかに不良があるとチップ全体が不良になるが、メモリ半導体は同じ構造のセルが大量に配置され、仮に一部に不良があっても他のセルが正常であれば不良部分を電気的に切り離して救済可能であるためNIL技術はロジック半導体よりもメモリ半導体での利用が期待されており、恐らくキオクシアのNANDフラッシュメモリから量産されると思われる。
今後の鍵はロジック半導体へのNIL技術導入で、現在、TSMC、Samsung、Intel、Rapidusなどロジック半導体ファウンドリには導入予定はなく、IntelはHigh NA EUV装置を2nmプロセスノード(Intel 14A)以降製造に採用した。TSMCの上級副社長Kevin Zhang氏はBloombergのインタビューでHigh NA EUV装置の高価格を指摘し、現時点では既存のEUV技術でA16をサポート可能としており、High NA EUV装置の導入時期は未定とのこと。
今後、High NA EUVを導入せずに2nmプロセスノード以降を製造するファウンダリとの間でキヤノンがロジック半導体製造の実用化に向けての提携ができるかが、NIL方式の普及に重要である。
まとめ
キヤノンなどが開発しているNIL方式は革新的で半導体製造コストを低減し、さらに環境負荷低下にも貢献する期待が持てるもので現在半導体露光装置の市場を独占しているオランダASML社の牙城を崩す可能性がある。
技術的課題は克服されつつあり、キオクシアがNANDフラッシュメモリを間もなく量産開始する。今後はロジック半導体を製造するファウンドリとの提携が鍵となる。
筆者としては日の丸半導体復活に向けてキヤノンの取り組みに非常に期待したい。