LTspiceでデジタル変調の同期処理を体験

デジタル伝送ではデジタルデータをデジタル変調波として送信し、その波形を受信して復調します。復調するために最初にする一番大切な処理が「同期」処理です。

この同期処理をLTspice上で体験しながら動作原理の基礎を体験してみましょう。実際にはハードウェア的な処理よりソフトウェア的に処理した方がシンプルになることが多いと思います。しかし、実際に動作がタイミングチャートなどでイメージできた方が理解しやすくなるので、ここではLTspiceの機能を使ってソフトウェア動作も含めた形で再現しています。

この書ではデジタル変復調の基礎を理解している前提で話を進めていますが「デジタル変復調」にも興味がある方は以下のリンク先が参考になると思います。

今回の説明で検討した回路は添付ファイルからダウンロードしてください。実際に回路を動かしながら説明を読むと一層理解が深まると思います。

■同期処理とは

同期には大きく分けて、2種類あります。一つは「０01011100１・・・・」で送られてくる1ビット毎のタイミングが一致したクロックを作り出すための同期、もう一つは複数ビットの塊で構成されるフレームやブロック単位を分離するための同期があります。

データクロック同期

データとクロックの関係

ランダムにhigh/lowのデータ(青線)が出現する中からビット単位でタイミングを合わせたクロック(赤線)を発生させることをクロック同期と言います。

例えばクロックの立下りでデータを取り込むことを考えてみましょう。クロックにジッタが有っても次のビットに掛からなければOKなのでクロック同期の制御は、ある程度ゆっくりでも問題ないことがわかります。

フレーム(ブロック)同期

最小単位のデータクロックではなく、ブロック単位で行う同期です。

特別なパターンで構成された複数ビットの塊(グレーの部分)がデータ列に周知のタイミングで挿入されています。そのタイミングに一致したクロック(赤線)を発生させることをフレーム同期と言います。

一般にデータ伝送ではフレーム単位毎に誤り訂正などのデータ処理を行うのでこのタイミングがわからないとデータの内容を解読できなくなります。

■データクロックの同期原理(PLL動作)

データからクロックを抽出するにはPLL(Phase Locked Loop)と言う機能を使います。一般的な構成としては「位相比較器」「ループフィルタ」「NCO」から成り立っています。

PLLの基本機能構成図

LTspiceのデジタル素子の詳細な使い方やPLL動作説明は以下も参考にしてください。

■同期回路の基本回路図

後程、説明するタイミングチャートが動作する回路図の基本構成を以下に示します。

回路設計条件として
① デジタル回路は基本素子とD-FFだけでの構成
② NCOの基本クロックはデータクロックの14倍
(ジッタは最大360°/14=25.7°)
③ 初期のクロックとデータの位相ずれは変数として「Delay」で設定
④ デジタル素子はすべてrise/fall→5n、delay=10nに設定