半導体 4/29 〜TSMC 3nmの現在地と今後の課題〜

　2022年12月29日に、台湾で3nmプロセスノードを製造開始したTSMC。同社は今後、四半期ごとに歩留まりを約5ポイントずつ向上させる予定だという。
　TSMCは現在、トップ顧客であるAppleからの3nmプロセスノードを適用したチップの需要に対応すべく、全力を尽くす。TSMCはこれまで、製造装置や歩留まりなどの問題を抱えており、それが業界最先端の技術による量産を実現する上での妨げになっていたという。また、ファウンドリーにとって重要なのは、複数のサプライヤーから入手した非常に高額な製造ツールを、ピーク効率で稼働させることだ。TSMCは現在、初期段階の製造を加速させることで、歩留まりとウエハーサイクルタイムを最適化し、効率化を実現することに力を注ぐ。

　3nm導入に関しては、製造拡大が遅延していた理由としてASMLのEUV（極端紫外線）リソグラフィによるマルチパターニングを導入する必要があった。EUVマルチパターニングはコストが高いため、EUVは費用対効果の面で魅力を失っていたが、EUVマルチパターニングのレイヤー数を最小限に抑えられるよう設計ルールを緩和した結果、ダイサイズが大幅に拡大した。真の3nmノードが拡大するのはASMLのEUVシステム「NXE:3800E」が2023年後半に使用開始になる頃だ。EUVシステム「NXE:3800E」は、全体コストを削減することにより、ウエハーのスループットを既存の「NXE:3600D」と比べて約30％向上させることが可能見込み。

　現在のところ、A17／M3プロセッサ向けのN3の歩留まりは約55％（N3開発の現段階では健全なレベル）だが、少なくともN3の製造から最初の3～4四半期の間は、歩留まりが約70％に向上し、2024年前半には、Appleとの間でN3の価格設定を通常のウエハーベースに移行し、平均販売価格は約1万6000～1万7000米ドルになるとみられる。TSMCは今後、四半期ごとに約5ポイント以上向上させると見込んでいる。

　TSMCとSamsung Electronics（以下、Samsung）は、AppleやNVIDIAなどのHPC（高性能コンピューティング）／スマートフォン分野の顧客企業向けに、業界初となる3nmプロセス製造を実現すべく、競争を繰り広げている。3nmプロセス技術は、半導体業界初の高い歩留まりでの量産を実現し、今年中にはN3の本格的な利用が進むとみられる。

　また、TSMCは次世代のノードである「N2」の生産を2025年にも開始する予定だ。