ASMLは、EUV（極端紫外線）リソグラフィ技術
露光とは、ウェハーの表面にフォトレジストと呼ばれる感光性材料を塗布し、その上にマスクを用いて特定のパターンを光で照射し、回路パターンを形成する工程です。このプロセスは、半導体デバイスの微細な回路を作り出すために不可欠で、半導体の性能と密接に関連しています。
オランダのASMLは、EUV（極端紫外線）リソグラフィ技術を用いた露光装置で知られており、この技術は5nm以下の最先端半導体の製造に必要なものです。EUVリソグラフィは、従来の光源よりもはるかに短い波長の光を使用することで、より小さな特徴を持つ回路パターンをウェハー上に形成することができます。ASMLは、この分野で世界をリードする企業であり、その技術は半導体産業における微細化の進展を可能にしています。
ASMLのEUVリソグラフィ装置は、非常に高価で複雑な機械であり、その開発と製造には多大な技術的な努力と投資が必要です。このため、ASMLはEUVリソグラフィ装置の市場で独占的な地位を占めており、5nm以下のプロセスノードを持つ半導体デバイスの製造にはASMLの装置が不可欠となっています
ウェハーとは、半導体素子の製造に使用される材料で、高度に組成を管理した単結晶シリコンなどの素材で作られた円柱状のインゴットを薄くスライスした円盤状の板のことです1。ウェハーは、半導体チップのもととなるシリコンウェハーや他の半導体材料から作られ、その表面には多数の集積回路が形成されます。
ウェハーの直径は50mmから300mmまでさまざまで、この径が大きいほど1枚のウェハーから多くの集積回路チップを切り出せるため、年と共に大径化しています。ウェハーの厚さは製造工程での取り扱いの簡便さから0.5mmから1mm程度に作られており、一般のシリコンウェハーの場合、外寸は業界団体で標準化されています
補足1）ウェハーの製造工程は、インゴットの形成、ウェハーへの切断、表面の研磨など、複数の段階を経て行われます。これらの工程を通じて、ウェハーは半導体製造の基盤として、電子機器の「頭脳」として機能する集積回路としての役割を果たすようになります。また、ウェハーの向きを合わせるためにオリエンテーション・フラットやノッチと呼ばれる切り欠きが設けられていることも特徴的です
半導体産業において、ウェハーは非常に重要な役割を担っており、その品質や製造技術は半導体デバイスの性能に直接影響を与えます。ウェハーの技術進歩は、より高性能な電子機器の開発を可能にするため、継続的な研究と革新が求められています。興味を持たれた方は、半導体の製造プロセスやウェハーに関するさらなる情報を学ぶことをお勧めします。
補足2）ウェハーの製造工程は、非常に精密で複雑なプロセスを経て行われ、以下の主要なステップで構成されています：
シリコンインゴットの作成: 原料となる珪石を還元・精留反応によって多結晶シリコンに加工し、チョクラリスキー法（CZ法）やフローティングゾーン法（FZ法）を用いて、純度が非常に高い単結晶シリコンインゴットを作成します。
スライシング: インゴットをワイヤーソーなどの専用機械を使用して薄い円盤状にスライスします。この工程でウェハーの基本形状が作られます。
ベベリング: スライスされたウェハーの側面を面取りし、形状を正円に整えます。これにより、後の工程での取り扱いや破損のリスクを減らします。
研磨（ラッピング）: ウェハーの表面を両面とも研磨材を使用して粗く研磨し、スライシング工程での厚みのバラつきや発生した歪み・キズを修正します。
エッチング: ラッピング工程で修正できないレベルの微細な歪みやキズを、化学的なエッチングによって整えます。また、製造工程で付着した研磨剤や不純物、パーティクルなどもこの工程で除去します。
熱処理（アニーリング）: ウェハーを熱処理し、シリコン内の酸化ドナーを消滅させたり結晶欠陥を低減させることによって、抵抗値を安定させます。
ポリッシング: 平坦化装置（CMP）を用いて、ウェハ表面を極微細粒子（スラリー）によって研磨し、キズや凹凸、不純物などを取り除きつつ、平坦性を向上させて鏡面仕上げします。
洗浄・乾燥: 加工が終了したウェハ上の付着異物や汚れなどを落とすために、バッチ洗浄装置や枚葉洗浄装置を使用して、物理的・化学的に洗浄します。
品質・特性検査: ウェハ表面に付着しているパーティクルや汚れ・キズなどの欠陥や平坦度などを、目視検査や検査機器によって検査します。また、結晶方位や抵抗率などの特性検査も行われます。
これらの工程を経て、ウェハーは半導体チップの製造に使用される基板としての品質を満たすようになります。ウェハーの製造は、半導体デバイスの性能に直接影響を与えるため、非常に高い精度と純度が求められるプロセスです。興味を持たれた方は、半導体の製造プロセスやウェハーに関するさらなる情報を学ぶことをお勧めします。
説明1）シリコンインゴットの作成工程は、半導体ウェハーの基盤となる非常に純度の高い単結晶シリコンを製造するための複数のステップを含みます。以下にその詳細なプロセスを説明します：
原料の準備: 原料となる珪石（シリカ）は、高温で還元され、一酸化炭素とシリコンに分離されます。このプロセスを通じて、超高純度の電子グレードシリコン（EG-Si）が得られます。
精錬: 得られた多結晶シリコンは、不純物を含んでいるため、精錬を行い純度を高めます。この過程では、ゾーンメルティング法などが用いられ、不純物を取り除きます。
単結晶の成長 - チョクラリスキー法（CZ法）: CZ法では、金属不純物の濃度がppb以下に高純度化された多結晶シリコンを、ホウ酸（B）やリン（P）とともに石英ルツボに入れ、約1420℃で融解させます。微量のホウ酸やリンは、最終的に完成する半導体の電気抵抗を調整し、その特性を決定します。ルツボ内で融解したシリコンの液面に種結晶シリコン棒をつけ、回転させながら引き上げると、種結晶と同じ原子配列を持つ単結晶インゴットが成長します
単結晶の成長 - フローティングゾーン法（FZ法）: FZ法では、石英ルツボを用いずに、多結晶シリコンロッドの一部を局所的に溶融させ、種結晶から単結晶を成長させます。この方法は、低酸素濃度で高純度の単結晶インゴットを成長させることができます1。
これらの工程を経て、単結晶シリコンインゴットは、ナノメートル単位の微細な作業を必要とする半導体製造の第1段階として使用されます。単結晶インゴットは、その後ウェハーへと切断され、さらなる半導体デバイス製造のための工程に進みます
説明2）スライシング工程は、単結晶シリコンインゴットを薄い円盤状のウェハーに切り分けるためのプロセスです。この工程は、半導体デバイスの基板となるウェハーを作成するために不可欠で、以下の手順で行われます1234：
インゴットの準備: 単結晶シリコンインゴットは、チョクラリスキー法（CZ法）やフローティングゾーン法（FZ法）によって作成された後、スライシングのために適切な長さに切断されます。
スライシング: インゴットは、内周切断機（単数切断）またはワイヤーソー（複数切断）を使用してスライスされます。ワイヤーソーは、ダイヤモンドを含んだワイヤーを使用し、インゴットを高精度で薄いウェハーに切断します。
厚さと平坦性の制御: スライシングによって得られたウェハーは、結晶軸との傾きや厚さが決定され、反りのないフラットなウェハーが得られるように制御されます。
表面処理: スライスされたウェハーの表面には、切断工程による微細な凹凸やダメージ層が存在するため、研削や研磨工程を通じてこれらを除去し、ウェハー表面の平坦性や表面粗さを制御します。
品質検査: スライスされたウェハーは、厚さの均一性、平坦度（TTV）、表面粗さなどの品質検査を受けます。これにより、次の工程でのパターン転写や層の堆積を容易にするための基準を満たしていることを確認します。
スライシング工程は、半導体ウェハーの製造において極めて重要な工程であり、高度な技術と厳密な品質管理が必要です。この工程を通じて、半導体デバイスの性能に直接影響を与えるウェハーが作成されます
説明3）ベベリング工程は、ウェハー製造において重要な役割を果たす工程の一つです。この工程の目的は、スライスされたウェハーの側面を面取りすることで、ウェハーの取り扱いや破損のリスクを減らすことにあります。以下にその詳細を説明します：
ベベリングの目的: ウェハーの外周部分は、切断工程によって生じる加工歪層が存在し、これがウェハーの破損や欠けの原因となり得ます。ベベリングによって、これらの加工歪層を除去し、ウェハーの耐久性を向上させます。
工程の実施: ベベリングは、ダイヤモンドホイールなどの研磨材を使用して行われます。スライスされたウェハーの外周部を研磨し、角を丸めて面取り加工を施します。
形状の整正: ベベリング工程では、インゴットに角度を付けて切断されたウェハーも正円に整えられ、直径やオリエンテーションフラットなどが決定されます。
品質の向上: 正確なベベリングにより、ウェハーの品質が向上し、後工程での半導体デバイス製造時の歩留まりが改善されます。
安全な取り扱い: ベベリングされたウェハーは、取り扱いが容易であり、製造工程中の機械的なストレスによる破損が減少します。
ベベリングは、ウェハーの製造工程において、品質と安全性を確保するために不可欠な工程です。この工程を通じて、ウェハーは後続の研磨（ラッピング）、エッチング、熱処理（アニーリング）、ポリッシングなどの工程に適した状態になります
補足3）露光工程は、半導体デバイスの製造において非常に重要な役割を果たすプロセスです。この工程では、以下の手順でウェハー上に微細な回路パターンを形成します：
レジスト塗布: ウェハーの表面にフォトレジストと呼ばれる感光性材料を均一に塗布します。通常、スピンコート法を用いて行われ、ウェハーを高速回転させながらレジストを滴下し、遠心力で均一な膜を形成します。
ソフトベイク: レジスト塗布後、ウェハーを加熱してレジストを軽く硬化させ、露光時に適切な感度を持つようにします。
アライメント: フォトマスク（露光マスク）をウェハー上に正確に位置合わせします。フォトマスクには目的の回路パターンが透明と不透明の領域で形成されています。
露光: フォトマスクを通して、紫外線や極端紫外線（EUV）などの光をウェハーに照射します。光は透明な領域を通過し、レジストに当たって化学的な変化を引き起こします。この工程では、ステッパーやスキャナーと呼ばれる露光装置が使用されます。
ポストエクスポージャーベイク: 露光後、ウェハーを再度加熱してレジストの露光パターンをさらに発達させます。
現像: 露光されたウェハーを特定の現像液に浸すことで、露光されたレジスト（ポジ型の場合）または露光されていないレジスト（ネガ型の場合）が溶解し、ウェハー上に回路パターンが形成されます。
ハードベイク: 現像後、ウェハーをさらに加熱してレジストパターンを硬化させ、後続のプロセスに耐えられるようにします。
エッチング: レジストパターンをマスクとして使用し、ウェハー上の不要な材料を化学的または物理的に除去します。
レジスト除去: 最終的な回路パターンが形成された後、レジストを除去してウェハーをクリーンにします。
この露光工程を通じて、ウェハー上には非常に精密な回路パターンが形成され、これが半導体デバイスの基本となります。露光工程は、半導体の微細化が進むにつれて、より高度な技術と精密な装置が必要とされています。特に、EUVリソグラフィーは、5nm以下の最先端プロセスにおいて重要な役割を果たしており、この技術を持つASMLはその分野で独占的な地位を占めています。