今日やったこと（2024/10/10）

概要

PCIE→FPGA→ロジック→PCIE
最小限動きます
（これって半分完成では？）

その他
Python用のC言語での関数を作成（済み）
FPGA内部のクロックドメインを分割
マルチコアにしましょう
やはりFPGA内部メモリだけではメモリが足りないようです。DDRコントローラー設計に踏み込むか？

所感
私ってどこまでも一人で構想設計しますが、私の欠点はどこでも正攻法のみというところ、民生品ではアッと驚く簡易な設計で人目を引く機能を実現にするのが大事なのです。
とわかっているのですが、頭の固い私。